大规划集成电路（VLSI）介绍使用和开展 大规划集成电路（VLSI）介绍使用和开展电子元件常识 5 月 8 日讯，集成电 路(integratedcircuit，港台称之为积体电路)是一种微型电子器件或部件。选用必定的工艺， 把一个电路中所需的晶体管、二极管、电阻、电容和电感等元件及布线互连一同，制造在 一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功 能的微型结构;其间一切元件在结构上已组成一个全体，这样，整个电路的体积大大缩小， 且引出线和焊接点的数目也大为削减，然后使电子元件向着微小型化、低功耗和高可靠性 方面迈进了一大步。它在电路顶用字母 IC(也有用文字符号 N 等)标明。 超大规划集成电路(VeryLargeScaleIntegratedcircuits：VLSI) 在一块芯片上集成的元件数超越 10 万个，或门电路数超越万门的集成电路，称为超大规 模集成电路。超大规划集成电路是 20 世纪 70 时代后期研制成功的，首要用于制造存储器 和微处理机。64k 位随机存取存储器是第一代超大规划集成电路，大约包含 15 万个元件， 线 微米。 现在超大规划集成电路的集成度已到达 600 万个晶体管，线 微米。用超大规划 集成电路制造的电子设备，体积小、重量轻、功耗低、可靠性高。使用超大规划集成电路 技能能够将一个电子分系统甚至整个电子系统集成在一块芯片上，完结信息收集、处理、 存储等多种功用。例如，能够将整个 386 微处理机电路集成在一块芯片上，集成度达 250 万个晶体管。超大规划集成电路研制成功，是微电子技能的一次腾跃，大大推动了电子技 术的前进，然后带动了军事技能和民用技能的开展。超大规划集成电路已成为衡量一个国 家科学技能和工业开展水平的重要标志，也是国际首要工业国家，特别是美国和日本竞赛 最剧烈的一个范畴。 VlSI 测验技能展望 a)指数上升的芯片时钟频率对芯片测验的影响。 研讨标明，全速测验远比在较慢的时钟频率下进行的测验有用得多。关于高速电路，全速 测验或许依据时延毛病模型的测验，将越来越重要。明显，要施行全速测验，ATE 有必要能 够以不低于被测电路的时钟频率作业。但是，高速的 ATE 十分贵重。依据 2000 年的数据， 一个能以 1GHz 的频率施加测验鼓励的 ATE，每添加一个测验管脚其价格就上升 3000 美 元。因而，用这样的测验仪进行高速测验的费用也很高。所以，半导体工业面对两个对立 的问题。一方面，国际上大多数厂家的测验才能依然只允许进行 100MHz 左右的时钟频率 测验;另一方面，许多需求测验的芯片的时钟频率现已到达或超越了 1GHz。 此 外 ， 在 GHz 的 时 钟 频 率 下 ， 线 的 电 感 开 始 活 跃 起 来 ， 电 磁 干 扰 (ElectromagneticInterference，简称 EMI)测验是高速芯片对测验的另一个需求。需求界说考 虑电磁效果的、包含软过错模型(softerrormodel)在内的新的毛病模型以及测验办法。 b)不断添加的晶体管密度对芯片测验的影响。 VLSI 芯片晶体管的特征尺度大约以每年 10.5%的速度缩小，导致晶体管的密度大约以每 年 22.1%的速度添加。因为芯片 I/O 管脚的物理特性有必要维持在微观级别上，以保证芯片 的衔接和电路板的制造;而硅片的特征尺度现已迅速地从微米级晋级到纳米级。换句话说， 芯片 I/O 和板级接口的规划晋级与内部电路不一致，导致了晶体管数与管脚数的比值飞速 增加。使得从芯片的管脚来操控芯片内部的晶体管变得越来越困难，这种有限的拜访内部 晶体管的才能给芯片测验带来了极大的复杂度。